DDR1 DDR2 DDR3的区别

时间:12-09-26 栏目:硬件の相关 作者:wukong 评论:0 点击: 3,053 次

DDR3与DDR2几个主要的不同之处:

1.突发长度(Burst Length,BL)
2.寻址时序(Timing)
3.DDR3新增的重置(Reset)功能
4.DDR3新增ZQ校准功能
5.参考电压分成两个
6.点对点连接(Point-to-Point,P2P)

DDR1 和DDR2 DDR3的最大区别是 :

DDR2 DDR3内置了可编程的终结器。
  终结器的作用是对内存信号进行整形。如果终结器远离内存端口,那么长长的导线会因为引线电感(导线就是电感,不相信的请翻阅高中物理)造成信号的重新振荡。显然,集成的终结器让引线电感降低到了极限。插一条内存 插两条内存。发送,接收等等多种状态,需要的终结器电阻最佳值不是一个常数。可编程的终结器可以让终结器电阻处在更佳的状态。

DDR3对DDR2的改进
  增加了终结器电阻的校正功能,让终结器的信号整形能力更佳。一个内存通道只有一个插槽。这样就实现了所谓的点对点。这样可以大大提高信号完整性。 DDR2的端口频率比DDR1高 DDR3端口频率更上一层楼。是因为I/O电路的升级改进。、而时序是解决内存核心的频率不高的问题。

最近朋友拆机发现DDR2和DDR3差别挺大的,且不能通用,特进行一下比较,发扬一下DIY精神

02.jpg

 

 

 


右边DDR2, 左边是DDR3的 128X8=1024M
a2580742_s.jpg

 


上边为DDR3, 下边为DDR2

很明显卡槽不一样,通用不了
a2580745_s.jpg

 

DDR2(Double Data Rate 2) SDRAM是由JEDEC(电子设备工程联合委员会)进行开发的
新生代内存技术标准,它与上一代DDR内存技术标准最大的不同就是,虽然同是采用了在时钟
的上升/下降延同时进行数据传输的基本方式,但DDR2内存却拥有两倍于上一代DDR内存预读
取能力(即:4bit数据读预取)。换句话说,DDR2内存每个时钟能够以4倍外部总线的速度读/写
数据,并且能够以内部控制总线4倍的速度运行。
此外,由于DDR2标准规定所有DDR2内存均采用
FBGA封装形式,而不同于目前广泛应用的TSOP/TSOP-II封装形式,FBGA封装可以提供了更为良
好的电气性能与散热性,为DDR2内存的稳定工作与未来频率的发展提供了坚实的基础。
第一代DDR的发展也走到了技术的极限,已经很难通过常规办法提高内存的工作速度;随着
Intel最新处理器技术的发展,前端总线对内存带宽的要求是越来越高,拥有更高更稳定运行频率
的DDR2内存将是大势所趋。
DDR3内存相对于DDR2内存,其实只是规格上的提高,并没有真正的全面换代的新架构。
DDR3接触针脚数目同DDR2皆为240pin。但是防呆的缺口位置不同。DDR3在大容量内存的支持
较好,而大容量内存的分水岭是4GB这个容量,4GB是32位操作系统的执行上限(不考虑PAE等
等的内存映像模式,因这些32位元元延伸模式只是过渡方式,会降低效能,不会在零售市场成
为技术主流)当市场需求超过4GB的时候,64位CPU与操作系统就是唯一的解决方案,此时也就是
DDR3内存的普及时期。DDR3 UB DIMM 2007进入市场,成为主流时间点多数厂商预计会是到2010年。
a2580746.jpg

 


从技术规格对比表中可以看到DDR3内存相对于DDR2内存,其实只是规格上的提高,并没有真正
的全面换代的新架构。
1、逻辑Bank数量
  DDR2 SDRAM中有4Bank和8Bank的设计,目的就是为了应对未来大容量芯片的需求。而DDR3很
可能将从2Gb容量起步,因此起始的逻辑Bank就是8个,另外还为未来的16个逻辑Bank做好了准备。
  2、封装(Packages)
  DDR3由于新增了一些功能,所以在引脚方面会有所增加,8bit芯片采用78球FBGA封装,16bit芯片
采用96球FBGA封装,而DDR2则有60/68/84球FBGA封装三种规格。并且DDR3必须是绿色封装,不能
含有任何有害物质。
  3、突发长度(BL,Burst Length)
  由于DDR3的预取为8bit,所以突发传输周期(BL,Burst Length)也固定为8,而对于DDR2和早期
的DDR架构的系统,BL=4也是常用的,DDR3为此增加了一个4-bit Burst Chop(突发突变)模式,即由
一个BL=4的读取操作加上一个BL=4的写入操作来合成一个BL=8的数据突发传输,届时可通过A12地址线
来控制这一突发模式。而且需要指出的是,任何突发中断操作都将在DDR3内存中予以禁止,且不予支持,
取而代之的是更灵活的突发传输控制(如4bit顺序突发)。
  4、寻址时序(Timing)
  CAS Latency(CL)是指内存需要经过多少个周期才能开始读写数据,从前面的DDR/DDR2/DDR3规格
表我们可以知道,DDR3的CAS Latency(CL)将在5~8之间,就像DDR2从DDR转变而来后延迟周期数增
加一样,DDR3的CL周期也将比DDR2有所提高。DDR2的CL范围一般在2至5之间,而DDR3则在5至11之
间,且附加延迟(AL)的设计也有所变化。DDR2时AL的范围是0至4,而DDR3时AL有三种选项,分别
是0、CL-1和CL-2。另外,DDR3还新增加了一个时序参数——写入延迟(CWD),这一参数将根据具体
的工作频率而定。
    DDR3除了拥有更高的内存带宽外,其实在延迟值方面也是有提升的。不少消费者均被CAS延迟
值数值所误导,认为DDR3内存的延迟表现将不及DDR2。但相关专家指出这是完全错误的观念,要计算
整个内存模块的延迟值,还需要把内存颗粒的工作频率计算在内。事实上,JEDEC规定DDR2-533的
CL 4-4-4、DDR2-667的CL 5-5-5及DDR2-800的CL6-6-6,其内存延迟时间均为15ns。目前DDR3-1066、
DDR3-1333和DDR3-1600的CL值分别为7-7-7、8-8-8及9-9-9,把内存颗粒工作频率计算在内,其内存
模块的延迟值应为13.125ns、12ns及11.25ns,相比DDR2内存模块提升了约25%,因此消费者以CAS数
值当成内存模块的延迟值是不正确的
现在DDR3有些贵,想加的还是等等的,等到像大白菜一样就好了

声明: 本文由( wukong )原创编译,转载请保留链接: DDR1 DDR2 DDR3的区别

DDR1 DDR2 DDR3的区别:等您坐沙发呢!

发表评论

您必须 [ 登录 ] 才能发表留言!

------====== 本站公告 ======------
大家有任何疑问和建议,请到这里留言:点击留言板

读者排行